ZYNQ FPGAボードの製作2(基板図)

前回は回路図を書きました.
今回は実際に基板に起こしていく作業です.

配置

それぞれのICをどこに配置するかが一番重要です.
配置が悪いと配線が無駄に交差してしまい, 最悪の場合配線できなくなるので…
基本的には前回のブロックダイアグラムのような配置となっています.

配線

電源IC

電源ICは電圧違い(抵抗の変更による)の同じ構成なのでICと抵抗, コンデンサを
それぞれのグループごとに作成しておきました.
電源IC

PS側メモリ

PS側のメモリのピン配置についてですがアドレス線は変更できないので
頑張って引くだけです.
なひたふさんのZYNQ用DDR3メモリの配線戦略の記事がとても参考になりました.
それぞれの配線をまとまりで考えることで引きやすさが格段に変わります.
メモリの配線はインピーダンス整合をしなきゃいけないらしいのですが
まったくもって知識が不足しているのでまあ行けるでしょということで何も考えていません…
教えてほしい

そのときのツイート

PL側メモリ

PL側のメモリは自由にピン配置を決定できるので, メモリ同士のアドレス線を接続したあと,
うまく接続しやすいように随時入れ替えていきました.
メモリが接続できてしまえばとても気が楽です.

そのときのツイート

メモリの配線が終わったあと
メモリ配線終わり

その他のICたち

EthernetやmicroSD, USBなどのICたちの配線はメモリで力尽きてしまったので,
自動配線ツールのFreerouterに丸投げする暴挙に出ました.
このツールは既に配線しているもの影響を与えないように配線するので,
あまりにも物理的に無理なところは最後ずっと配線しようと膠着状態になってしまいます.
なので時々見てあげて配線ができていなかったところは先に配線をし直して
再度自動配線を行うことを数回繰り返しました.
ちゃんと配線できて素晴らしい!
ほぼ配線終わり

ユーザIO

自動配線でユーザIOも配線されましたが, ちょっと微妙なので
頑張って2時間半かけ自分で配線し直しました…

完成

まだ電源の配線が怪しいので最後調整するつもりですが
基本的な配線は出来上がりました!

表面
L1
内層1(GND)
L2
内層2
L3
内層3
L4
内層4
L5
裏面
L6

まとめ

どうにか配線をすることができました.
ただしこれがちゃんと動くのかどうか, 自分が期待する性能が出るのかは
まったくもって未知数ですが, 経験という意味で頑張って製造及び実装まで
持っていきたいと思います.

関連記事